PR 合入模板

注：经过自检不涉及的可标注“不涉及”或直接打勾，特殊情况请文字备注。不符合规范的 PR 不允许合入，请（后备）commit 注意。

---

1. 修改描述

• 修改原因：
  在万卡TB级参数量、300B MoE的情况下，单卡level0数据能达到10GB，全量数据解析耗时久效率低下，而往往只需要部分交付件，op summary、step trace 难以快速支持用户分析
• 修改内容：
  本次将原先分散的 Processor、Summary、DB、Timeline 装配流程统一为注册式 DAG。ExportManager 按导出配置选择根节点，TopoGraphBuilder 递归展开依赖、校验缺失/环、去重并生成 ProcessCollection；ProcessControl 按拓扑层级并发执行，并依据后续节点的 paramTypes 释放无用数据。DB/Timeline 增加前后置控制节点，UT 覆盖建图、依赖、执行及数据释放场景。

约定：A → B 表示 B 依赖 A，A 先执行。数据类型注册不属于控制依赖，未在图中展开。

flowchart LR
  R["静态注册<br/>Processor / Summary / DB / Timeline"] --> G["TopoNodeRegistry"]
  C["report 配置"] --> S["导出根节点选择"]
  G --> B["TopoGraphBuilder<br/>展开、去重、环检测"]
  S --> B
  B --> P["ProcessCollection"]
  P --> E["ProcessControl<br/>按 DAG 层级并发执行"]
  E --> D["DataInventory<br/>按后续 paramTypes 回收数据"]

Processor DAG（其余 Processor 均为无前置依赖叶子节点）：

flowchart LR
  HASH["HASH"] --> COMM["COMMUNICATION"]
  HASH --> CTI["COMPUTE_TASK_INFO"]
  HASH --> KCOMM["KFC_COMM"]
  HASH --> NPUOP["NPU_OP_MEM"]

  TASK["TASK"] --> OVERLAP["OVERLAP_ANALYSIS"]
  CTI --> OVERLAP
  COMM --> OVERLAP
  KCOMM --> OVERLAP
  MC2["MC2_COMM_INFO"] --> OVERLAP

Summary DAG：

flowchart LR
  CTI["COMPUTE_TASK_INFO"] --> OPS["OP_SUMMARY"]
  TASK["TASK"] --> OPS
  COMM["COMMUNICATION"] --> OPS
  PMU["PMU"] --> OPS

  FUSION["FUSION_OP"] --> FS["FUSION_OP Summary"]
  MODEL["MODEL_NAME"] --> FS
  HASH["HASH"] --> FS

  CTI --> TTS["TASK_TIME_SUMMARY"]
  HOST["HOST_TASK"] --> TTS
  TASK --> TTS

  SIMPLE["COMM_STATISTIC / OP_STATISTIC / NPU_MEM / NPU_MODULE_MEM / API / STEP_TRACE / PAGE_FAULT"]
  SIMPLE --> SAME["对应同名 Summary 节点"]

DB DAG：

flowchart LR
  SAME["同名 Processor"] --> DBS["对应 DB Saver"]

  COMM["COMMUNICATION"] --> DCOMM["DB:COMMUNICATION"]
  KCOMM["KFC_COMM"] --> DCOMM
  FREQ["AICORE_FREQ"] --> DFREQ["DB:AICORE_FREQ"]
  LOW["LOW_POWER"] --> DFREQ
  TASK["TASK"] --> DTASK["DB:TASK"]
  TX["DEVICE_TX"] --> DTASK
  CTI["COMPUTE_TASK_INFO"] --> DCTI["DB:COMPUTE_TASK_INFO"]
  MC2["MC2_COMM_INFO"] --> DCTI
  UPMU["UNIFIED_PMU"] --> DPMU["TASK_PMU / SAMPLE_PMU_*"]

  DBS --> IDS["DB:STRING_IDS"]
  DCOMM --> IDS
  DFREQ --> IDS
  DTASK --> IDS
  DCTI --> IDS
  DPMU --> IDS

ENUM、HOST_INFO、META_DATA、NPU_INFO、SESSION_TIME_INFO 无 Processor 依赖；其余 DB Saver 均为同名 Processor 一对一依赖。

Timeline DAG：

flowchart LR
  PRE["TIMELINE:PRE_DUMP"] --> TL["所有选中的 Timeline 节点"]

  TASK["TASK"] --> TLTASK["Task Scheduler"]
  KFC_TASK["KFC_TASK"] --> TLTASK
  CTI["COMPUTE_TASK_INFO"] --> TLTASK
  API["API"] --> TLTASK
  MEMCPY["MEMCPY_INFO"] --> TLTASK

  API --> TLAPI["API Timeline"]
  TASK --> TLAPI
  CHIP["CHIP_TRAINS"] --> TRANS["STARS_CHIP_TRANS"]
  PCIE["PCIE"] --> TRANS
  COMM["COMMUNICATION"] --> HCCL["HCCL Timeline"]
  KFC_TASK --> HCCL
  KCOMM["KFC_COMM"] --> HCCL

  FREQ["AICORE_FREQ"] --> LOW["LOW_POWER Timeline"]
  LP["LOW_POWER"] --> LOW
  TX["DEVICE_TX"] --> TXTL["DEVICE_TX Timeline"]
  MSTX["MSTX"] --> TXTL
  BLOCK["BLOCK_DETAIL"] --> BTL["BLOCK_DETAIL Timeline"]
  CTI --> BTL
  TASK --> BTL

  TL --> POST["TIMELINE:POST_DUMP"]

除上图多依赖节点外，ACC_PMU、DDR、HBM、HCCS、OSRT_API、各类 Usage、NPU_MEM、PCIE、SOC、LLC、NIC、ROCE、QOS、BIU、UB、DPU、FUSION_TASK、STEP_TRACE、CCU 等均为 PRE_DUMP + 对应单个 Processor → Timeline 节点。

2. 功能验证

• 功能自验
• 本地自验用例截图
• 冒烟是否通过 （填入群链接的自验证报告中，如未通过，请说明原因：____________________ ，功能代码请主动申报添加冒烟）

---

3. 分支合并要求

• 代码合并（请确保将 master 分支的最新代码同步合并至 poc 分支及 pre-research 分支，同时保证 poc 分支的代码也已正确合并到 pre-research 分支。）

---

3. 代码检视

• 要求：

  • 合入代码超过 200 行，需三人以上会议检视。
  • 检视密度≥1个/100行。
  • 检视缺陷密度未达要求需提供说明。
  • 大于 1000 行代码原则上不允许合入，需进行备案。

• 是否经过代码检视

• 是否具备 UT 测试用例看护 （如不符合，请说明原因：____________________）

• 检视意见数：____ 条 （请填写本次检视的意见总数，用于commit合入前审视）

---

4. 安全自检

Python、C++

• 对外接口新增/删除/变更后，资料要同步新增/删除/变更，新增接口入参校验参考外部输入表格
• 不允许私有的文件操作，需要使用公共模块的安全函数
• 任务结束后需要删除临时文件，同时需要考虑任务失败后，临时文件没有残留
• 数组访问需要校验越界场景，对除法需要做除零校验
• 需要对递归方法做递归深度校验，正则表达式必须做 ReDoS 校验
• 需要充分进行接口输入和返回值异常情况的校验
• 日志打印不要出现拼写或语法错误，不要暴露代码细节和敏感信息

C++

• 指针使用前需要判空
• 数值计算校验溢出和反转
• 不可存在内存泄漏（异常场景需要释放内存）
• 类型转换不能出现数据截断
• 拷贝字符串时，目的缓冲区至少比源缓冲区大 1
• 拷贝内存时，目的缓冲区不小于源缓冲区
• 内存释放后指针赋值为 nullptr

---

5. 变更知会

• 资料修改
• 变更通知（消息知会 + 邮件知会）

---