Closed
[Bug]: KvRmsNormRopeCache A3通路缺失Cache尺寸校验逻辑 #572
ThaurissanAdd on Oct 8Closed at 28 days ago
Oct 8 Added label: bug
Thaurissan
Oct 8 Comments：
Oct 8 Comments：
/assign
Oct 8 Assign Thaurissan as responsible person
Oct 8 Added label: triage-reviewmodule: tools
TorchNPU-Bot
Oct 8 Comments：
Oct 8 Comments：
问题明确指向具体算子 KvRmsNormRopeCache 的 tiling 逻辑缺失校验，属算子接入/实现问题
添加分类标签：module: tools。
当前分类由社区bot提供，如分类有误请在评论中回复。
Oct 8 Added label: bot-triaged; Removed label: triage-review
TorchNPU-Bot
Oct 8 Comments：
Oct 8 Comments：
检测到当前 issue 已关联 PR，自动添加标签：bot-triaged
28 days ago Close issue
28 days ago changed custom state from TODO to DONE
28 days ago Added label: resolved
27 days ago Modify description of issue
27 days ago Modify description of issue
在提交新问题之前，请确保您已经在社区中搜索过相关问题，并使用了社区中提供的资源/工具后，仍未找到满意的解决方式。
⚠️ 安全信息提醒：请仔细检查提供的文本内容，确保其不包含敏感数据信息，包括但不限于：
在分享配置信息或代码示例时，请将敏感信息脱敏处理，或使用
<TOKEN>等占位符替代原有内容。环境信息
🐛 问题描述
在模型看护中，提出KvRmsNormRopeCache A3实现的精度问题。
经排查确认，问题系KvRmsNormRopeCache的kv_rms_norm_rope_cache_ds_tiling.cpp通路中，缺失对cache尺寸合法性校验，无告警或拦截，静默放行非法shape，引起内存污染。
该问题严重影响算子安全性和易用性，提出tiling逻辑的整改和补充需求。
欢迎加入社区，感谢您对社区的贡献 🎉!