变更摘要

本 PR 为 Challenge09-MatmulAddRelu（CATLASS DSL）提交个人答案，新增 matmul_add_relu.py 与 test_matmul_add_relu.py 两个文件，仅存在于 PR_code/JeffDing/ 个人目录下，补全模板中五处 TODO，实现固定 M=N=K=256 的 A @ B + X 后接 ReLU 的融合算子。实现按 Cube 与 Vector 两个核分工：Cube 侧完成 A/B 的 GM→L1→L0A/L0B 搬运、按 K=64 分片用 tla.mmad 累加到 L0C，再经 L0C→UB 将结果拆给两个 AIV；Vector 侧在 UB 中逐分片执行 Add→ReLU 并写回 Y。测试脚本在 Ascend 950 上通过 tla.compile 编译执行并与 PyTorch 参考结果比对。

主要改动

• 补全 GM→L1 的 A/B 搬运：用 tla.copy 将行优先 FP16 的 gm_a/gm_b 搬入 L1 中 zN 布局的 l1_a/l1_b，并以 mutex_l1 的 lock/unlock 约束 MTE2 的搬运顺序。
• 补全 L1→L0A/L0B 的分片搬运：在 k_tile 循环内用 tla.tile_view 切出 K=64 分片，按 A、B 顺序将 l1_a_k/l1_b_k 分别搬入 L0A（zN）与 L0B（nZ），由 mutex_l1/mutex_l0 保证 Cube 读取前完成搬运。
• 补全矩阵乘累加：以 init_c = k_tile == 0 控制 tla.mmad，首次覆盖写入 L0C、后续累加，将 K=256 的四个分片累加成 256×256 FP32 的 l0_c，期间不提前启用 ReLU。
• 补全 L0C→UB 拆分搬运：调用 tla.copy 并传入 CopyL0C2DstParams(l0c2ub_mode=L0C2UBMode.SPLIT_M)，使两个 AIV 各接收 128×256 的累加结果，并用 cross_core_set_flag(fix_done)/cross_core_wait_flag 做跨核同步。
• 补全 Vector Add+ReLU 与写回：在每个 AIV 的 simd 函数内按行/列载入 FP32 向量，先后执行 tla.add 与 tla.max(..., 0.0) 并原位写回 acc_reg，最后用 tla.copy 将处理结果写回 Y；新增的 test_matmul_add_relu.py 负责构造输入、调用 tla.compile/artifact 并比对结果输出 PASS/FAIL。

代码审查

✅ 未发现问题

Thanks for your pull-request.
The full list of commands accepted by me can be found at here.
You can get sig-info at here.
You can self-configure the PR merge rules for this repository. For more details, please refer to Here.
For more, you also can visit HICANN.

PR Approval Progress

⚠️ This PR does not yet meet the following requirements:lgtm (requires ≥ 2 person(s) per module)、approve (requires ≥ 1 person(s) per module)

Module Approval Details

💡 Tip:

• Committer can comment /approve or /lgtm
• Commenting /approve implies both code review (lgtm) and intent to merge (approve)

CLA Signature Pass

JeffDing, thanks for your pull request. All authors of the commits have signed the CLA. 👍

/compile