变更摘要

此 PR 将 BIRS（Bulk Invariance Reduce Scatter）算法从固定长度 ReduceScatter 扩展至变长 ReduceScatterV，新增了 ReduceScatterVBIRS 和 ReduceScatterVBIRSInter 两个算法变体，支持各 rank 发送/接收不同数据量的场景。同时引入 ENABLE_EXPERIMENTAL 编译开关控制实验性功能，并通过多线程流水线（主线程 + 2 个子线程）实现 HCCS 链路、SIO 链路与本地拷贝的并发执行。该功能通过环境变量 HCCL_BIRS_ENABLE=TRUE 启用，在 Atlas A3 设备上生效。

主要改动

• 新增 ReduceScatterVBIRSExecutor 执行器：在 experimental/ops/reduce_scatter_v/birs/ 下实现 BIRS 算法的算子执行器，负责资源计算（CalcResRequest）和 Level0 内核运行（KernelRunLevel0），通过 PrepareDataSliceV 将变长的 sendCounts/sendDispls 转换为切片向量传递给模板层。

• 新增 ReduceScatterVBIRS / ReduceScatterVBIRSInter 算法模板：单服务器模板按目标 rank 对应的变长切片大小执行 HCCS 写入、SIO 归约写入和本地拷贝；跨服务器模板在此基础上增加 LocalCopyPreproc 批量数据搬运和 InterServer 跨节点阶段，scratch 内存步长取各 rank 切片最大值以保证对齐。

• 扩展操作分发与参数准备：在 op_common_experimental.cc 中新增 SelectAlgReduceScatterV 算法选择、在 ThreadResources 中增加 vDataDesDevPtr 字段支持变长数据描述的设备端传输，并在 ExecOpBirs 和 ProcessA3 中增加了 HCCL_CMD_REDUCE_SCATTER_V 的分支处理。

• 新增实验性操作入口 ReduceScatterVExperimental：通过 MatchBIRSV() 检测环境变量 HCCL_BIRS_ENABLE，在使能时走新的 BIRS 路径；在 reduce_scatter_v_op.cc 中通过 ENABLE_EXPERIMENTAL 宏条件编译引入该入口，并在 PrepareReduceScatterVParam 中补充了 displs 字段的赋值。

• 构建系统与测试基础设施：build.sh 新增 ENABLE_EXPERIMENTAL CMake 选项；reduce_scatter_v_testcase_a3.cc 新增多组变长 ReduceScatterV 测试用例，覆盖 4/8/16/64 等不同 rank 规模；v_testcase_common.h 增加 devType 参数以支持 910_93 设备类型仿真。

代码审查

审查总结

本次审查覆盖了全部 24 个变更文件，共发现 6 个独立问题（无 P0/P1 问题）：

各文件审查结果

整体风险判断

中低风险。核心算法逻辑（变长切片处理、BIRS 模板调度、AICPU/CPU 双路径）审查通过，未发现逻辑错误或安全漏洞。主要问题集中在模板代码中 3 处未检查返回值 的调用——会在异常路径（channel 不足、unitSize 为零）下导致继续执行而非报错退出，需要修复。测试和桩代码中的问题是辅助性的，不影响生产行为。

⛔ 需要修改