Thanks for your pull-request.
The full list of commands accepted by me can be found at here。
You can get sig-info at here

PR Approval Progress

✅ Congratulations! All modules have met the lgtm and approve requirements.

Module Approval Details

💡 Tip:

• Committer can comment /approve or /lgtm
• Commenting /approve implies both code review (lgtm) and intent to merge (approve)

CLA Signature Pass

wangqi_ai, thanks for your pull request. All authors of the commits have signed the CLA. 👍

compile

流水线任务触发成功
任务链接 [3a2d007eb9d247d38ad3ad62ebba915f][流水线指导]

[2026-06-25 10:13:21]    CI执行结束

流水线任务触发成功
任务链接 [680fc9cadadb43ce8f546b9919291d2e][流水线指导]

[2026-06-25 10:09:28]    CI执行结束

变更摘要

此 PR 修复了 A5 (Ascend950) 平台上 tensor-scalar 除法与 PyTorch CUDA 在 fp16/bf16 输入时的计算行为偏差，涉及 TrueDiv（逐元素真除）标量路径和 FloorDiv（向下取整除）标量路径。对于 TrueDiv 标量路径，fp16/bf16 类型被提升到 float 计算，且倒数在 double 精度域内计算后单次舍入到 float，对齐 CUDA 标量除法精度；对于 FloorDiv，PromoteLowPrecToFloat 的提升逻辑被扩展覆盖 MODE_FLOOR_DIV 模式。两项改动均限定在 IsRegBase（即 Ascend950）分支内。

主要改动

• 新增 PromoteLowPrecToFloat 工具函数：在 aclnn_div.cpp 中新增内联函数，将 DT_FLOAT16 和 DT_BF16 提升为 DT_FLOAT，其余类型原样返回，注释说明"对齐 CUDA acc_type"。

• TrueDiv 标量路径（aclnnDivsGetWorkspaceSize）：在 IsRegBase 分支内调用 PromoteLowPrecToFloat 将 fp16/bf16 提升到 float 计算，避免标量被提前降精度；同时在 CanUseMuls 为真的快路径中，将倒数计算改为 static_cast<float>(1.0 / other->ToDouble())，即在 double 域计算后再舍入到 float，对齐 CUDA 标量除法精度。

• FloorDiv 标量路径（aclnnDivModsGetWorkspaceSize）：将 PromoteLowPrecToFloat 的调用条件从仅 MODE_REAL_DIV 扩展为 MODE_REAL_DIV || MODE_FLOOR_DIV，使 FloorDiv 在 fp16/bf16 输入时同样在 float 精度下计算，标量不再被提前压到低精度类型。

• 新增 13 个 Ascend950 专用单元测试用例：覆盖 TrueDiv 标量倒数乘路径（fp32/fp16/bf16 + float/double 标量）、FloorDiv 标量路径（fp16/bf16 + double/float 标量）、以及对应的 inplace 版本（aclnnInplaceDivs / aclnnInplaceDivMods），所有用例显示切换 ASCEND950 平台并校验 GetWorkspaceSize 成功。

代码审查

经过全面审查，我发现这个 diff 中没有引入任何实际问题。以下是我的详细分析：

审查结论

文件 1: math/div/op_api/aclnn_div.cpp

变更 1 (第 45-52 行): 新增 PromoteLowPrecToFloat 函数

• 逻辑正确：仅将 DT_FLOAT16/DT_BF16 提升为 DT_FLOAT，其他类型透传。
• 被声明为 static inline，无额外编译开销。

变更 2 (第 706-707 行): aclnnDivsGetWorkspaceSize 中调用 PromoteLowPrecToFloat

• 放置在 IsRegBase(npuArch) 保护块内，仅对 A5 生效。
• 放置在所有其他 promoteType 调整之后，不会与后续逻辑冲突。
• 当 self 为 fp16/bf16 时，self->GetDataType() == promoteType 变为 false，会走 cast + Muls 路径——这正是预期行为。

变更 3 (第 725-726 行): 倒数计算提升到 double 精度

• 旧代码：1.0f / other->ToFloat()（float 精度）
• 新代码：static_cast<float>(1.0 / other->ToDouble())（double 精度后单次舍入到 float）
• 与 CUDA 标量除法精度对齐。对于 double 标量输入不会丢失精度。
• 除零、极小值等边界情况行为与之前一致。

变更 4 (第 949-952 行): aclnnDivModsGetWorkspaceSize 中调用 PromoteLowPrecToFloat

• 仅对 MODE_REAL_DIV 和 MODE_FLOOR_DIV 生效，MODE_TRUNC_DIV 保持在 InferDivsModeDtype 中原有的 fp16/bf16→float 逻辑。
• 放置在 CheckDivModComplexDtype 之前，由于只将低精度浮点提升为 float，不会触发 complex 类型检查失败。
• isMixDataType 分支在 ASCEND950 上不可达（isMixDtypeScalarSupport 仅对 910B/910_93 返回 true），因此 PromoteLowPrecToFloat 仅影响非混合精度分支——正确。

文件 2: math/div/tests/ut/op_api/test_aclnn_div.cpp

• 新增 11 个测试用例覆盖：a) aclnnDivs（trueDiv 标量）的 fp32/fp16/bf16 + float/double 标量组合；b) aclnnInplaceDivs；c) aclnnDivMods 的 trueDiv 和 floorDiv 路径；d) aclnnInplaceDivMods。
• 每个测试正确地设置 ASCEND950 平台并在结束时恢复 ASCEND910B。
• 测试仅验证 GetWorkspaceSize 返回成功，与 PR 描述一致（逐位精度由真机用例覆盖）。

未发现问题。

审查统计：

• P0: 0
• P1: 0
• P2: 0
• P3: 0

整体风险评估： 此变更风险低。改动精准限定在 RegBase (A5) 分支的 tensor-scalar 除法路径，逻辑清晰，测试覆盖充分。

💬 仅评论

/lgtm

/approve
/lgtm