Ascend 950PR/Ascend 950DT新增特性导航
本文档索引Ascend 950PR/Ascend 950DT（NPU架构版本3510）相比上一代（2201）新增的硬件特性，以及每个特性对应的编程模型、API接口和算子实践资料链接。
适用芯片：Ascend 950PR、Ascend 950DT（
__NPU_ARCH__= 3510）
架构变更详情见：2201到3510架构变更
新增特性总览
| 序号 | 新增特性 | 对应编程模型和编程特性 | 对应API | 对应算子实践资料 |
|---|---|---|---|---|
| 1 | RegBase架构：AIV核Vector计算从MemBase切换到RegBase，数据从UB搬运到Register进行计算，中间结果直接在寄存器操作，无需回写UB | Reg矢量计算编程 | Reg矢量计算API列表 | VF融合优化、VF循环优化 |
| 2 | SIMT编程模型：新增SIMT硬件单元（DCache、Warp Scheduler、128KB Register File），支持线程级并行编程 | AI Core SIMT编程 | SIMT API列表 | SIMT算子实现、SIMT算子性能优化 |
| 3 | SIMD与SIMT混合编程：同一Kernel中SIMD和SIMT代码协同工作 | SIMD与SIMT混合编程 | 混合编程API列表、内置变量 | 混合编程算子实现、混合编程性能优化 |
| 4 | HiF8(hifloat8_t)数据类型：Cube计算单元新增支持HiF8数据类型的矩阵乘 | 3510架构规格中Cube支持的数据类型 | 内置数据类型说明、Cast类型转换、asc_float2hif8（废弃） | 资料开发中 |
| 5 | UB到L1 Buffer通路：支持数据直接从UB搬运到L1 Buffer，无需经GM中转 | 3510架构变更-搬运单元 | 新增支持UB到L1 Buffer数据搬运 | 资料开发中 |
| 6 | L0C到UB通路：支持数据直接从L0C Buffer搬运到UB，无需经GM中转 | 3510架构变更-搬运单元 | asc_copy_l0c2ub | 矩阵乘结果累加 |
| 7 | ND-DMA搬运指令：扩展DataCopy能力，可自由配置搬入数据的维度信息及Stride | 3510架构变更-搬运单元 | 多维数据搬运ISASI、asc_ndim_copy_gm2ub | 非连续搬运减少搬运次数 |
| 8 | SSBuffer核间存储：新增核内存储单元，支持AIC核和AIV核通过Scalar访问 | 资料开发中 | 不涉及 | 资料开发中 |
| 9 | Mutex同步：核内异步流水指令间同步，功能类似CPU中的锁机制 | 资料开发中 | Mutex ISASI、asc_lock | 资料开发中 |
| 10 | CrossCore核间同步：AIV0与AIV1可独立触发AIC等待 | 资料开发中 | CrossCoreSetFlag、CrossCoreWaitFlag | CV融合算子实现 |
| 11 | MX（MicroScaling）数据类型：支持FP8_E4M3/MXFP4/8低比特矩阵运算，内存占用减半、算力吞吐倍增 | 3510架构变更-搬运单元中LoadData扩展 | asc_mmad_mx、asc_copy_l12l0a_mx、asc_copy_l12l0b_mx | Matmul特性介绍、MxMatmul场景、矩阵乘量化/反量化 |
| 12 | Fixpipe增强：新增NZ2DN随路转换，支持Fixpipe将NZ格式数据随路转为DN格式 | 3510架构变更-搬运单元 | Fixpipe API、asc_copy_l0c2gm、asc_copy_l0c2l1 | 矩阵乘结果累加 |
| 13 | UB互连/bank结构变化：3510架构UB从16个bank group（各3个4KB bank）变为8个bank group（各2个16KB bank） | 3510架构规格-存储单元 | 不涉及 | 避免UB bank冲突概述、2201 bank冲突、3510 bank冲突、SIMT避免Bank冲突 |
资料状态说明
| 状态标签 | 含义 |
|---|---|
| （有链接） | 该特性对应资料已存在于docs目录 |
| 资料开发中 | 该特性暂无专门资料，需后续补充 |
| 不涉及 | 该特性不涉及相关资料，后续不计划补充 |