变更摘要

本 PR 将 GCC 上游 IRA callee-save 成本模型相关修复（PR110071、PR111673、PR117477、PR118497）回移到 GCC 12，使寄存器分配器在选择 callee-saved 寄存器时能更准确地反映最终代码中的保存/恢复成本：在 improve_allocation 阶段计算 callee-save 成本、按函数入口/出口基本块频率缩放、区分首次创建栈帧与已有 spill 的情况、识别已被函数真实引用的硬寄存器，并支持 x86 push/pop、AArch64 STP/LDP 等架构相关的边际成本建模。该修复解决了 IRA 可能错误选择新的 callee-saved 寄存器、引入额外 prologue/epilogue 或导致 shrink-wrapping 失效的问题（最初在分析 SPEC CPU2017 511.povray_r 性能差距时发现）。

主要改动

• 新增两个 target hook：在 target.def 中新增 TARGET_CALLEE_SAVE_COST 和 TARGET_FRAME_ALLOCATION_COST，在 target.h 中新增 spill_cost_type（SAVE/RESTORE）与 frame_cost_type（ALLOCATION/DEALLOCATION）枚举，在 targhooks.cc/h 中提供默认实现 default_callee_save_cost（无既有 spill 时叠加 TARGET_FRAME_ALLOCATION_COST）与 default_frame_allocation_cost（默认返回 0），并同步更新 gcc/doc/tm.texi 与 tm.texi.in 文档。

• 重构 ira-color.cc 成本计算：assign_hard_reg 与 improve_allocation 改用 targetm.callee_save_cost 计算 save/restore 成本并按 REG_FREQ_FROM_BB 的入口/出口频率缩放，在平局时倾向 callee-save；新增 allocated_memory_p、allocated_callee_save_regs 及 record_allocation 跟踪已发生的 spill 与已选 callee-saved 寄存器，用 existing_spills_p 区分首次创建栈帧与已有 spill 的场景；calculate_saved_nregs 增加 ira_hard_regno_nrefs[...] == 0 判断，避免对已真实使用的 callee-saved 寄存器重复收费。

• 统计硬寄存器真实 use/def：在 ira.cc 中新增 setup_hard_regno_nrefs，通过 DF 链统计硬寄存器真实引用次数（排除 artificial ref 与 debug insn），结果存入 ira-int.h 的 target_ira_int 新增字段 ira_hard_regno_nrefs，并精简了 setup_hard_regno_aclass。

• 架构相关边际成本建模：gcc/config/i386/i386.cc 实现 ix86_callee_save_cost，建模 push/pop 的紧凑保存恢复成本（mem_cost - 2，size 优化时返回 1）；gcc/config/aarch64/aarch64.cc 实现 aarch64_callee_save_cost（GPR/FP 成对 STP/LDP 边际成本、frame link 寄存器计数）与 aarch64_frame_allocation_cost（栈帧分配折叠成本），并通过 TARGET_CALLEE_SAVE_COST/TARGET_FRAME_ALLOCATION_COST 宏注册；同时在 hard-reg-set.h 中新增 hard_reg_set_popcount 辅助函数。

• 测试用例：新增 x86 pr110071.c、pr111673.c、pr118497.c，PowerPC pr110071.c、pr111673.c，以及 AArch64 callee_save_1.c/callee_save_2.c/callee_save_3.c（验证 STP/LDP 与 shrink-wrapping）；适配现有用例 pr103350-1.c（追加 -fno-caller-saves）与 force-indirect-call-2.c（放宽汇编期望以兼容 GOT memory-indirect 间接跳转）。

代码审查

✅ 未发现问题

Welcome To openEuler Community

Hey @qq_56722097 , thanks for your contribution to the community.

Bot Usage Manual

I'm the Bot here serving you. You can find the instructions on how to interact with me at Here . That means you can comment below every pull request or issue to trigger Bot Commands.

Contact Guide

If you have any questions, please contact the SIG: Compiler ,
and any of the maintainers: @SegFault, @alexanderbill, @cf-zhao, @chenzheng1030, @eastb233, @kuenking111_admin, @li-yancheng, @wangqiang95, @wd-gitcode ,
and any of the committers: @huang-xiaoquan, @huzife, @lin-4682, @xiongzhou4 .

门禁正在运行， 您可以通过以下链接查看实时门禁检查结果.
若您对门禁结果含义不清晰或者遇到问题不知如何解决，可参考门禁指导手册
门禁入口及编码规范检查: multiarch/openeuler/trigger/gcc/108/console

@qq_56722097

一般 Minor

AI 代码审阅

优点

• 回移目标明确且可追溯：PR 中列出了 GCC 上游对应提交，功能修改有明确来源，便于后续维护。
• 新增的 TARGET_CALLEE_SAVE_COST / TARGET_FRAME_ALLOCATION_COST target hook 设计清晰，默认实现与文档同步更新，后端覆盖了 AArch64 和 x86。
• ira-color.cc 中将 save/restore 成本与入口/出口基本块频率结合，比原实现更接近实际生成的 prologue/epilogue 成本。
• 引入 ira_hard_regno_nrefs 统计硬寄存器真实引用，避免对已经需要保存的 callee-saved 寄存器重复计费，方向合理。
• 测试覆盖了 x86、AArch64、PowerPC，并针对 GCC 12 的差异对期望汇编做了本地适配，且测试结果中未新增 FAIL。

变更文件覆盖检查

部分核心文件未提供完整 full file context，本次审查以 diff 为主要依据。gcc/hard-reg-set.h 的 full file context 与 diff 不一致，已单独标注。

需要修改的问题

未发现明确必须修改的问题。

可优化建议

• Suggestion: 建议在 gcc/ira-color.cc 的 improve_allocation 附近增加注释，说明该阶段仍使用 legacy 成本公式，而未复用 TARGET_CALLEE_SAVE_COST / TARGET_FRAME_ALLOCATION_COST 的原因。

• Reason: 当前 assign_hard_reg 已使用新 target hook，并区分 save/restore 的 entry/exit 频率；而 improve_allocation 仍直接使用 ira_memory_move_cost 之和，并仅按 entry 频率缩放。若这是上游阶段行为，后续维护者容易误认为此处遗漏了 hook 接入。

• Example:

  /* improve_allocation 仍使用 PR110071/PR111673 引入的 legacy 成本，
     新 target hook 在 assign_hard_reg 中处理，避免局部优化阶段重复计算。  */
  

• Suggestion: 建议在 gcc/testsuite/gcc.target/aarch64/pr103350-1.c 中为新增的 -fno-caller-saves 添加简短注释。

• Reason: 该选项是为适配本 PR 的 callee-save 成本变化而加入的，但没有说明原因；后续回移或调整 IRA 成本模型时，维护者可能误删该选项，导致测试回归。

• Example:

  /* The IRA callee-save cost changes alter caller-saved register usage;
      -fno-caller-saves preserves the original REE test intent.  */
  /* { dg-additional-options "... -fno-caller-saves" } */
  

审阅结论

Severity: 通过

Conclusion: 建议通过

结论说明:

该 PR 是对 GCC 上游 IRA callee-save 成本模型修复的回移，代码路径清晰，默认 hook、后端实现和测试适配基本一致。未发现会直接导致编译失败、运行崩溃、数据不一致或安全问题的明确证据。部分 full file context 缺失或不一致，但基于 diff 中的变更未发现必须阻断合入的问题。

Review metadata:

• PR: #397
• Latest commit: 7d4184009876557caf0cf5c41d9f302186464297
• Changed lines: 641
• Review mode: full
• Reviewed files: 22/22

[P1] 请同步回移 PR122827 的 AArch64 SVE 修复

定位：gcc/config/aarch64/aarch64.cc:17825（本 PR 新增 aarch64_callee_save_cost）；相关既有代码位于 aarch64_hard_regno_call_part_clobbered（约 5356–5368 行）。

上游后续提交 5cb0842b（PR target/122827） 明确将 SPEC CPU2017 526.blender_r 的静默错算二分定位到本系列包含的 b191e8bdecf（PR117477）：新的 callee-save 成本会让 IRA 把 VNx2SF 值放到 V8–V15 并跨普通 AAPCS64 调用存活，而本分支的 aarch64_hard_regno_call_part_clobbered 仍按 GET_MODE_SIZE (mode) 判断。VNx2SF 在 128-bit SVE 下报告 8 字节，因此被误判为完整保存；但 AAPCS64 只保证保存 D8–D15 的低 64 位，SVE 指令却使用完整 Z 寄存器，被调用方可合法破坏高半部分，随后产生错误浮点结果。

该问题可在本树直接触发：aarch64_sve_mode_p、BYTES_PER_SVE_VECTOR、VNx2SF、Neoverse V2 和相关 SVE 选项均已存在。请在合入前回移 5cb0842b 的 aarch64.cc 部分：SVE mode 使用 BYTES_PER_SVE_VECTOR 计算 per_register_size，非 SVE mode 保持原逻辑；同时回移 gcc.target/aarch64/sve/pr122827.c。本 GCC 12 树没有 aarch64-early-ra.cc，因此上游提交的 early-RA 部分不适用；测试选项需把新版本的 sve-only 适配为本树的 --param=aarch64-autovec-preference=2。

建议在 SVE128 AArch64 上验证：PR 当前 head 应能复现用例失败，补齐修复后用例应通过。等价触发选项为 -Ofast -flto=auto -mcpu=neoverse-v2 -msve-vector-bits=128 --param=aarch64-autovec-preference=2。

CLA Signature Pass

qq_56722097, thanks for your pull request. All authors of the commits have signed the CLA. 👍

门禁正在运行， 您可以通过以下链接查看实时门禁检查结果.
若您对门禁结果含义不清晰或者遇到问题不知如何解决，可参考门禁指导手册
门禁入口及编码规范检查: multiarch/openeuler/trigger/gcc/118/console

[P1] 请同步回移 PR122827 的 AArch64 SVE 修复

定位：gcc/config/aarch64/aarch64.cc:17825（本 PR 新增 aarch64_callee_save_cost）；相关既有代码位于 aarch64_hard_regno_call_part_clobbered（约 5356–5368 行）。

上游后续提交 5cb0842b（PR target/122827） 明确将 SPEC CPU2017 526.blender_r 的静默错算二分定位到本系列包含的 b191e8bdecf（PR117477）：新的 callee-save 成本会让 IRA 把 VNx2SF 值放到 V8–V15 并跨普通 AAPCS64 调用存活，而本分支的 aarch64_hard_regno_call_part_clobbered 仍按 GET_MODE_SIZE (mode) 判断。VNx2SF 在 128-bit SVE 下报告 8 字节，因此被误判为完整保存；但 AAPCS64 只保证保存 D8–D15 的低 64 位，SVE 指令却使用完整 Z 寄存器，被调用方可合法破坏高半部分，随后产生错误浮点结果。

该问题可在本树直接触发：aarch64_sve_mode_p、BYTES_PER_SVE_VECTOR、VNx2SF、Neoverse V2 和相关 SVE 选项均已存在。请在合入前回移 5cb0842b 的 aarch64.cc 部分：SVE mode 使用 BYTES_PER_SVE_VECTOR 计算 per_register_size，非 SVE mode 保持原逻辑；同时回移 gcc.target/aarch64/sve/pr122827.c。本 GCC 12 树没有 aarch64-early-ra.cc，因此上游提交的 early-RA 部分不适用；测试选项需把新版本的 sve-only 适配为本树的 --param=aarch64-autovec-preference=2。

建议在 SVE128 AArch64 上验证：PR 当前 head 应能复现用例失败，补齐修复后用例应通过。等价触发选项为 -Ofast -flto=auto -mcpu=neoverse-v2 -msve-vector-bits=128 --param=aarch64-autovec-preference=2。

@Leyou-Fan

感谢检视，已按建议同步回移 PR target/122827，对应提交为 2e7d2527e。

已回移 aarch64.cc 中的修复，并同步加入上游gcc.target/aarch64/sve/pr122827.c；测试参数已适配为 GCC 12 使用的--param=aarch64-autovec-preference=2。本分支没有 aarch64-early-ra.cc，因此该部分不适用。

由于 GCC 12 的 vectorizer 无法稳定通过上游源用例触发错误分配，另外增加了确定性的 RTL 回归用例。该用例修复前为 1 PASS、1 FAIL，修复后为 2 PASS；与现有 AArch64 callee-save 用例合计 13 PASS。

@qq_56722097

/lgtm
/approve

Review Code Feedback

• The label lgtm, approved was added to this pull request. It means that wd-gitcode reviewed the code changes. 👋

Tips

• If this pull request is not merged while all conditions are met, comment /check-pr to try again. 😄