valentyusb:Migen/LiteX编写的USB全速核心,支持Fomu,含调试桥

基于Migen/LiteX的USB全速核心,已在Fomu上测试。需48MHz和12MHz时钟,可选调试桥用于Wishbone调试,提供DummyUsb和PerEndpointFifoInterface接口。【此简介由AI生成】

分支4Tags10

项目介绍

基于Migen/LiteX的USB全速核心,已在Fomu上测试。需48MHz和12MHz时钟,可选调试桥用于Wishbone调试,提供DummyUsb和PerEndpointFifoInterface接口。【此简介由AI生成】

定制我的领域