verilator:基于 Verilog/SystemVerilog 的高性能仿真器项目

Verilator open-source SystemVerilog simulator and lint system

分支2Tags170

项目介绍

Verilator 是一款开源的 SystemVerilog 仿真器和静态代码分析工具。【此简介由AI生成】

定制我的领域
743.81 K871访问 GitHub