verilog-ethernet:基于 Verilog 的以太网组件项目
Star
16
Fork
1
代码
介绍
代码
Issues
Pull Requests
流水线
Actions
讨论
Wiki
项目成员
5
分析
项目设置
Star
16
Fork
1
Verilog Ethernet components for FPGA implementation
master
分支
1
Tags
0
IDE
下载zip
Clone
README
项目介绍
查看原文
适用于FPGA实现的Verilog以太网组件【此简介由AI生成】
MIT
Verilog
1.2 K
提交数
pytest
定制我的领域
README
举报项目
120
3.03 K
840
访问 GitHub
举报项目