veryl:基于 SystemVerilog 的硬件描述语言项目
Star
0
Fork
0
代码
介绍
代码
Issues
Pull Requests
流水线
Actions
项目讨论
Wiki
项目成员
5
分析
项目设置
Star
0
Fork
0
Veryl: A Modern Hardware Description Language
master
分支
11
Tags
103
IDE
下载zip
Clone
README
项目介绍
Veryl: A Modern Hardware Description Language
Others
Rust
5.25 K
提交数
hdl
rust
systemverilog
verilog
定制我的领域
README
举报项目
13
987
68
访问 GitHub
举报项目