CNN-FPGA使用Verilog实现的CNN模块:本项目是一个基于FPGA的CNN（卷积神经网络）加速器实现，使用Verilog语言编写。该项目最初作为本科毕业设计的一部分，旨在探索如何利用FPGA硬件加速CNN的推断过程。尽管项目在设计上存在一些局限性，但它提供了一个基础的CNN模块实现，可以作为FPGA项目中的参考或起点

本项目是一个基于FPGA的CNN（卷积神经网络）加速器实现，使用Verilog语言编写。该项目最初作为本科毕业设计的一部分，旨在探索如何利用FPGA硬件加速CNN的推断过程。尽管项目在设计上存在一些局限性，但它提供了一个基础的CNN模块实现，可以作为FPGA项目中的参考或起点