项目面向低位宽混合精度深度学习模型的FPGA硬件加速器软硬件协同优化,在硬件方面,我们主要探索了各种低位宽卷积算子的packing方法,使得每个FPGA的DSP单元可以容纳尽可能多的低位宽操作,从而提高DSP的利用率。在模型方面,我们主要利用微分NAS技术,对于给定的模型进行混合精度量化,同时兼顾量化位宽在硬件上的实现效率,从而在给定的资源约束下,将目标卷积深度学习模型高效率的部署到FPGA上。
项目面向低位宽混合精度深度学习模型的FPGA硬件加速器软硬件协同优化,在硬件方面,我们主要探索了各种低位宽卷积算子的packing方法,使得每个FPGA的DSP单元可以容纳尽可能多的低位宽操作,从而提高DSP的利用率。在模型方面,我们主要利用微分NAS技术,对于给定的模型进行混合精度量化,同时兼顾量化位宽在硬件上的实现效率,从而在给定的资源约束下,将目标卷积深度学习模型高效率的部署到FPGA上。