RTL2GDS:基于 iEDA、yosys 和 magic-vlsi 的 RTL 转 GDSII 工具项目

Star1
0
代码
代码
Issues
Pull Requests
讨论
Wiki
分析
Star1
0

A tool to compile your RTL files into GDSII layouts.

分支2Tags0

项目介绍

A tool to compile your RTL files into GDSII layouts.

Verilog130提交数
定制我的领域
README
规则集