项目面向低位宽混合精度深度学习模型的FPGA硬件加速器软硬件协同优化，在硬件方面，我们主要探索了各种低位宽卷积算子的packing方法，使得每个FPGA的DSP单元可以容纳尽可能多的低位宽操作，从而提高DSP的利用率。在模型方面，我们主要利用微分NAS技术，对于给定的模型进行混合精度量化，同时兼顾量化位宽在硬件上的实现效率，从而在给定的资源约束下，将目标卷积深度学习模型高效率的部署到FPGA上。

由中科鉴芯（CASTest）和中国科学院计算技术研究所联合开发的一款ATPG工具，支持全扫描电路、固定型故障的自动测试生成。

赛题10：AutoChip（ChipGPT 2.0）芯片创意设计

由中科鉴芯（CASTest）和中国科学院计算技术研究所联合开发的一款扫描设计工具，支持全扫描替换和扫描缝合。

由中科鉴芯（CASTest）和中国科学院计算技术研究所联合开发的一款JTAG插入工具，支持边界扫描插入。

增量式时序优化算法

A chip design flow with open-source EDA tools, PDKs

运算放大器自动化设计

A tool to compile your RTL files into GDSII layouts.

An open-source EDA infracstructure and tools from Netlist to GDS for ASIC design.

基于开源PDK的硅基板互连设计介绍

暂无简介

暂无简介

模拟电路优化算法

暂无简介

由工业和信息化部等主办、开放原子开源基金会承办、openDACS工作委员会联合承办，聚焦集成电路产业的数字设计、模拟设计、芯片制造、处理器设计自动化、生成式芯片设计等5个方向10个赛题，对促进产业高质量发展具有重要意义。

设计验证与测试综合工具，由中科院计算所维护的开源项目

FPGA工艺映射算法及优化

基于BSIM-CMG模型的器件模型提参

暂无简介