变更摘要

本次 PR 针对 SwigluGroupGrad 算子的 RegBase 和 SIMT 内核进行了多项性能优化。主要围绕 Tiling 策略重构：引入隐藏维度多核拆分（forceHiddenCoreSplit）、优化 UB 缓冲区分配（yOrigin/weight 双缓冲以支持 DMA 预取与批处理）、移除不再需要的 dwAccum 中间缓冲区，以及重新定义 blockFactor 语义以支持「行 × 隐藏块」二维任务划分。同时，SIMT 路径移除了此前为匹配 NumPy 逐对求和语义而实现的复杂递归归约树，改为在主循环内联执行普通 FP32 累加，并新增了 splitHidden + weight 场景下的 workspace 分配与调度模式设置。

主要改动

• Tiling 策略新增隐藏维度多核拆分: 在 CalcTilingStrategy() 中新增 forceHiddenCoreSplit 逻辑，当行数不足以填满所有 AIV 核心且 H_ > 2048 时，将隐藏轴切分为多个 chunk，形成「行 × 隐藏块」的二维任务网格，使更多核心参与计算。
• UB 缓冲区布局重构以支持 DMA 双缓冲: yOriginBytes 从单缓冲改为双缓冲（2 * rows * HA * dt），weightBytes 改为 2 倍 weightSingleBufferBytes，dwOutBytes 改为单缓冲；同时移除了 splitHidden 路径下不再需要的 dwAccumBytes，释放 UB 空间。
• blockFactor 语义变更与调度核心数计算: blockFactor 不再存储 rFB（每核行数），而是直接存储 usedCoreNum；PostTiling() 直接使用该值设置 BlockDim，并在 splitHidden + weight 场景下通过 SetScheduleMode(1) 启用多核间规约调度。
• 新增 gradWeight 部分结果 workspace: 在 GetWorkspaceSize() 中，当 splitHidden == 1 且 isWeight_ == 1 时，分配大小为 totalRows_ * numChunksPerRow * FP32_BYTES 的 workspace，用于存放各核心的 gradWeight 部分和。
• SIMT 内核 gradWeight 归约简化: 移除 SimtDwPairwiseSum / SimtDwPairwiseLeaf 等完整的 NumPy 逐对求和树实现及其辅助函数（SimtFp32Mul、SimtFp32Add、SimtDwProductAt），改为在 H 循环内通过 SimtDwAccum 执行普通 FP32 顺序累加，简化代码并消除递归树带来的性能开销。

代码审查

审查总结

审查了全部 3 个变更文件：

按严重度统计：P2 × 1，P3 × 1

整体风险评估：中等风险。P2 的 workspace 分配不足问题在 hidden-split + weight 场景下会导致确定性的 GM 越界写入，可能引发数据损坏或设备异常，建议优先修复。P3 为低风险合规问题。其余大量变更（DMA 批量预取、barrier 消除、BF16 fast path、H=2048 SIMD reduction 路径）逻辑自洽，未发现正确性问题。

💬 仅评论

Thanks for your pull-request.
The full list of commands accepted by me can be found at here.
You can get sig-info at here.
For more, you also can visit HICANN.

PR Approval Progress

✅ Congratulations! All modules have met the lgtm and approve requirements.

Module Approval Details

💡 Tip:

• Committer can comment /approve or /lgtm
• Commenting /approve implies both code review (lgtm) and intent to merge (approve)

CLA Signature Pass

qq_52056150, thanks for your pull request. All authors of the commits have signed the CLA. 👍

/lgtm
/approve